新西兰服务器

FPGA中DCM/DLL/PLL/MMCM有什么区别


FPGA中DCM/DLL/PLL/MMCM有什么区别

发布时间:2021-12-03 15:17:22 来源:高防服务器网 阅读:50 作者:小新 栏目:大数据

这篇文章主要介绍FPGA中DCM/DLL/PLL/MMCM有什么区别,文中介绍的非常详细,具有一定的参考价值,感兴趣的小伙伴们一定要看完!

对于FPGA工程师来说,DCM/DLL/MMCM/PLL这些词简直每天都能看到,但很多人并不是很清楚它们之间的差异。

在Xilinx的FPGA中,时钟管理器叫做Clock Management,简称CMT。我们所用到的DCM/PLL/MMCM都包含在CMT中。

DCM是比较早的FPGA中使用的,比如Sparten-3和Virtex-4,后面的器件不再使用了。在Virtex-4中,CMT包括一个PLL和两个DCM。DCM的核心是DLL,即Delay Locked Loop,它是一个数字模块,可以产生不同相位的时钟、分频、倍频、相位动态调整等,但精度有限。

PLL就是Phase Locked Loop,这个大家应该都熟悉,时钟倍频、分频、调节相位等都是可以用PLL,而且PLL是一个模拟电路,它产生的频率比DCM更加准备,jitter也更好,但PLL不能动态调整相位。

MMCM是Mixed Mode Clock Manager,它的官方解释是:This is a PLL with some small part of a DCM tacked on to do fine phase shifting (that's why its mixed mode – the PLL is analog, but the phase shift is digital).也就是说,它是在PLL的基础上加上了相位动态调整功能,因为PLL是模块电路,而动态调相是数字电路,所以叫Mixed Mode。MMCM是在Virtex-6中被引入的,而且Virtex-6中也只有MMCM。

到了7系列和Ultrascale中,MMCM和PLL同时存在。7s FPGA中,最高包含了24个CMT,每个CMT包含一个MMCM和一个PLL。Ultrascale中,一个CMT包含一个MMCM和 两个PLL。

MMCM相对PLL的优势就是相位可动态调整,但PLL占用的面积更小。

在Vivado中,在使用Clock Wizard时,我们可以选择使用MMCM或者PLL,而且可以它们的区别也仅仅下图的红框部分。

 
 
 

以上是“FPGA中DCM/DLL/PLL/MMCM有什么区别”这篇文章的所有内容,感谢各位的阅读!希望分享的内容对大家有帮助,更多相关知识,欢迎关注高防服务器网行业资讯频道!

[微信提示:高防服务器能助您降低 IT 成本,提升运维效率,使您更专注于核心业务创新。

[图文来源于网络,不代表本站立场,如有侵权,请联系高防服务器网删除]
[